運(yùn)算放大器使用必須遵循的六條軍規(guī)

2017-02-18 by:CAE仿真在線來源:互聯(lián)網(wǎng)

運(yùn)算放大器是作為最通用的模擬器件,廣泛用于信號(hào)變換調(diào)理、ADC采樣前端、電源電路等場(chǎng)合中。雖然運(yùn)放外圍電路簡(jiǎn)單,不過在使用過程中還是有很多需要注意的地方。

注意輸入電壓是否超限

圖1是ADI的OP07數(shù)據(jù)表中的輸入電氣特性的一部分,可以看到在電源電壓±15V的條件下,輸入電壓的范圍是±13.5V,如果輸入電壓超出范圍,那么運(yùn)放就會(huì)工作不正常,出現(xiàn)一些意料不到的情況。

而有一些運(yùn)放標(biāo)注的不是輸入電壓范圍,而是共模輸入電壓范圍,如圖1-2是TI的TLC2272數(shù)據(jù)表的一部分,在單電源+5V的條件下,共模輸入范圍是0-3.5V.其實(shí)由于運(yùn)放正常工作時(shí),同相端和反相端輸入電壓基本是一致的(虛短虛斷),所以“輸入電壓范圍”與“共模輸入電壓范圍”都是一樣的意思。

圖1-1

圖1-2

勿在運(yùn)放輸出直接并接電容

在直流信號(hào)放大電路中,有時(shí)候?yàn)榱私档驮肼?直接在運(yùn)放輸出并接去耦電容(如圖2-1)。雖然放大的是直流信號(hào),但是這樣做是很不安全的。當(dāng)有一個(gè)階躍信號(hào)輸入或者上電瞬間,運(yùn)放輸出電流會(huì)比較大,而且電容會(huì)改變環(huán)路的相位特性,導(dǎo)致電路自激振蕩,這是我們不愿意看到的。

正確的去耦電容應(yīng)該要組成RC電路,就是在運(yùn)放的輸出端先串入一個(gè)電阻,然后再并接去耦電容(如圖2-2)。這樣做可以大大削減運(yùn)放輸出瞬間電流,也不會(huì)影響環(huán)路的相位特性,可以避免振蕩。

勿在放大電路反饋回路并接電容

如圖3-1所示,同樣是一個(gè)用于直流信號(hào)放大的電路,為了去耦,不小心把電容并接到了反饋回路,反饋信號(hào)的相位發(fā)生了改變,很容易就會(huì)發(fā)生振蕩。所以,在放大電路中,反饋回路不能加入任何影響信號(hào)相位的電路。由此延伸至穩(wěn)壓電源電路,如圖3-2,并接在反饋腳的C3是錯(cuò)誤的。為了降低紋波,可以把C3與R1并聯(lián),適當(dāng)增大紋波的負(fù)反饋?zhàn)饔?抑制輸出紋波。

注意運(yùn)放的輸出擺幅

任何運(yùn)放都不可能是理想運(yùn)放,輸出電壓都不可能達(dá)到電源電壓,一般基于MOS的運(yùn)放都是軌對(duì)軌運(yùn)放,在空載情況下輸出可以達(dá)到電源電壓,但是輸出都會(huì)帶一定的負(fù)載,負(fù)載越大,輸出降落越多?；谌龢O管的運(yùn)放輸出幅度的相對(duì)值更小,有的運(yùn)放輸出幅度比電源電壓要小2~6V,比如NE5532.圖4-1就是TI的TLC2272在+5V供電的輸出特性,它屬于軌對(duì)軌運(yùn)放,如果用該器件作為ADC采樣的前級(jí)放大(如圖4-2),單電源+5V供電,那么當(dāng)輸入接近0V的時(shí)候,輸入和輸出變得非線性的了。解決的方法是引入負(fù)電源,比如在4腳加入-1V的負(fù)電源,這樣在整個(gè)輸入范圍內(nèi),輸出與輸入都是線性的了。

圖4-1

注意反饋回路的Layout

反饋回路的元器件必須要靠近運(yùn)放,而且PCB走線要盡量短,同時(shí)要盡量避開數(shù)字信號(hào)、晶振等干擾源。反饋回路的布局布線不合理,則會(huì)容易引入噪聲,嚴(yán)重會(huì)導(dǎo)致自激振蕩。

要重視電源濾波

運(yùn)放的電源濾波不容忽視,電源的好壞直接影響輸出。特別是對(duì)于高速運(yùn)放,電源紋波對(duì)運(yùn)放輸出干擾很大,弄不好就會(huì)變成自激振蕩。所以最好的運(yùn)放濾波是在運(yùn)放的電源腳旁邊加一個(gè)0.1uF的去耦電容和一個(gè)幾十uF的鉭電容,或者再串接一個(gè)小電感或者磁珠,效果會(huì)更好。

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才